FLIP-FLOP

GROSIR KAOS POLOS & KAOS MURAH

FLIP-FLOP merupakan suatu rangkaian yang terdiri sdari dua elemen aktif (Transistor) yang kerjanya saling bergantian. Fungsinya adalah sebagai berikut:
1. Menyimpan bilangan biner
2. Mencacah pulsa
3. Menyerampakkan/men-sinkronkan rangkaian aritmatika
Misalnya : Beberapa full yang dapat dikendalikan
FLIP-FLOP bersifat bistable : dua kondisi yang stabil 0 atau 1. Kondisi ini akan tetap stabil tidak akan berubah jika tidak ada pemicu (input) yang masuk.

JK Flip-Flop
Flip-flop J-K merupakan penyempurnaan dari flip-flop R-S terutama untuk mengatasi masalah osilasi, yaitu dengan adanya umpan balik, serta masalah kondisi terlarang , yaitu pada kondisi masukan J dan K berlogika 1 yang akan membuat kondisi keluaran menjadi berlawanan dengan kondisi keluaran sebelumnya atau dikenal dengan istilah toggle.
-> Diagram JK

-> Skema pengkabelan JK

Pertama-tama pasang IC pada bread board, lalu hubungkan saklar dan IC menggunakan kabel yang tersedia, hubungkan juga IC dengan ground, input power 5V, dan juga output untuk LED. Input J dihubungkan pada kaki 14, Input clock dihubungkan pada kaki 1, Input K dihubungkan pada kaki 3, Voltase/VCC dihubungkan pada kaki 4, D / CLEAR bernilai 1 pada kaki ke 2 pada IC 7473.
-> Tabel Kebenaran

Kelemahan dari flip-flop SR adalah munculnya output yang tidak dapat didefinisikan ketika input S dan R tinggi untuk jenis NOR dan rendah untuk jenis AND. Untuk menanggulangi keadaan tersebut, maka dikembangkan menjadi flip-flop JK yang dibangun utnuk mengantisipasi keadaan terlarang pada SR flip-flop.
MASTER SLAVE JK FLIP FLOP
Sebuah master slave JK Flip Flop di bentuk dari dua buah SR Flip Flop, dimana operasi dari kedua SR Flip Flop tersebut dilakukan secara bergantian, dengan memberi input Clock yang berlawanan pada ke dua SR Flip Flop tersebut. Prinsip dasar dari Master Slave JK adalah: jika Clock diberi input “1”, gerbang AND 1 dan 2 akan aktif, SR Flip Flop ke 1 akan menerima data yang di masukkan melalui input Jdan K, semantara gerbang AND 3 dan 4 tidak aktif, sehingga SR Flip Flop ke 2 tidak ada respon. Sebaliknya jika Clock dari input 0, gerbang 3 dan 4 aktif, slave akan mengeluarkan output di Q dan Q’, sementara master tidak merespon input, karena gerbang AND 1 dan 2 tidak aktif.
skema perkabelan :
Rangkaian JK Flip-Flop:

Skema Pengkabelan :

Master Slave D Flip-Flop
Master Save D Flip-flop merupakan rangkaian flip-flop yang memiliki 2 latch D dan sebuah inverter. Latch yang satu bernama Master dan yang kedua bernama Slave. Master D hanya akan mendeskripsikan diktat yang outputnya hanya dapt diganti selama ujung negatif jam.
Rangkaian Master Slave D Flip-flop :

Skema Master Slave Flip – flop dan IC yang digunakan :

Skema pengkabelan menggunakan IC 7472

Skema pengkabelan menggunakan IC 7474

IC yang digunakan yaitu IC 7472 dan IC 7474

D FLIP-FLOP (Delay Flip-Flo)
D Flip-Flop memiliki 1 input yang disebut D (Data) serta 2 output yang disebut Q dan Q. Pada dasarnya D lip-flop diperoleh dari SR flip-flop yang salah satu inputnya didapat dengan mengkomplemenkan input yang lain yaitu menambahkan satu gerbang NOT pada masukan.
Prinsip kerja dari D Flip-flop adalah berapapun nilai yang diberikan pada input D akan dikeluarkan dengan nilai yang sama pada output Q. D Flip-Flop diaplikasikan pada rangkaian-rangkaian yang memerlukan penyimpanan data sementara sebelum diprosesberikutnya. Salah satu contoh IC D Flip-flop adalah 74LS75, yang mempunya input Asinkron.
Rangkaian D Flip-Flop:

Selain Flip-flop Set –Riset dan flip-flop J-K ada pula Flip-flop D. sesuai dengan namanya, input flip-flop ini adalah D. flip-flop ini dibangun dengan menggunakan flip-flop Set-Riset seperti gambar dibawah ini :

Dengan adanya gerbang NOT yang masuk ke R , maka setiap inputan yang diumpankan ke D akan memberikan keadaan yang berbeda pada inputan S dan R .
rangkaian D flip flop